我正在使用Virtex 5 FPGA,并希望有一些+5/0 I/O引脚与微控制器进行通信。到目前为止,我在板上使用的唯一外围设备是按钮和开关,没有人问我似乎知道执行此I/O的最简单方法。我查看了电路板规范,但还没有找到任何简单的方法。如果您有任何建议,我将不胜感激。Xilinx Virtex5简单I/O
0
A
回答
0
这不是一件容易的事。如果您没有电路板的原理图,那么您需要使用一些精细的间距探针来获取电压表并对电路板进行逆向工程。
如果您有2块电路板,一块电路板可能非常困难,因为BGA信号可能未连接到通孔,因此无法在电路板的底部使用,即使它们是,那么你不知道他们连接到哪个引脚。但有一点运气,你可以找到它们,因为威盛只能连接到四个可能的引脚!
您需要做的第一件事是识别您的芯片,从Xilin'x网站上找到IC的BGA打印。
如果您的主板上已经有一些按钮,那么如果您幸运的话,这些信号可能会被路由到主板底部可用FPGA的引脚。下面是你需要做的事情:
- 确保你有良好的ESD保护执行这些测试
- 把你的电压表为“蜂鸣器”模式
- 检查连接器的引脚,并找出如何它是连接的,当你发现连接器的'有效'引脚时,看板上是否有上拉和/或下拉电阻,开始将另一个探头连接到VIA上
- 当您听到嗡嗡声时,请记下位置(猜测或测量t侧的距离他IC和通孔的位置)
- 识别所述信号可以连接到
- 的4个可能的针脚写代码,以得到所有那些4个信号,并将它们连接到的ChipScope
- 芯片范围,捕获所有4信号,看看哪一个是正确的连接!
替代方法,您可以创建一个只输入的设计,捕获所有的输入,并把它们放入一个内存块,并创建一个触发逻辑来捕获所有的信号,只要任何输入的变化,大量的工作后分析,你会发现正确的引脚。
无论如何,这些只是疯狂的想法,因为这是一个非常困难的事情,没有板的PCB信息。
祝你好运,你的黑客攻击。
相关问题
- 1. xilinx vertex5 ML505-V5LX110T
- 2. Sasebo GII virtex5 fpga配置
- 3. Haskell sqlite简单折叠IO
- 4. 什么是简单的话阻止IO和非阻塞IO?
- 5. Scala.io指南和Scala 2.9简单IO?
- 6. IO中的简单计数器
- 7. 非常简单的io问题C++
- 8. 如何使用Xilinx-FPGA Virtex5/7的存储器作为映射到x86-CPU地址空间的内存?
- 9. C++ IO流简介
- 10. 简化文件IO的库
- 11. Xilinx fpga - :PYNQ-Z1
- 12. Xilinx的“Dead code”
- 13. VHDL中的简单SR锁存器仿真(带Xilinx)不会振荡
- 14. IO单子例
- 15. VHDL - XILINX CORDIC算法
- 16. 如何在Haskell中处理这个简单的IO异常
- 17. 一个简单的java程序输出不如预期的IO
- 18. 死的简单的Java IO&枚举问题
- 19. 简单的,关于webGL中顶点着色器的IO
- 20. Python:在IO期间响应式UI的简单锁定
- 21. C++简单的IO元音计数程序
- 22. EDK Xilinx:文件fileset.txt无法在$ XILINX目录中打开
- 23. 重新定义IO以简化调试?
- 24. C++的非线程异步IO简介?
- 25. 在xilinx xps中配置pcore
- 26. Xilinx中的模板错误
- 27. 在xilinx(vhdl)中实现ROM
- 28. 使用xilinx的divider核心
- 29. Xilinx Microblaze C和程序集
- 30. XGpio_SetDataDirection,Xilinx,C开发人员