现代处理器中有多个时钟域通用？

Question

我正在阅读Euiseong Seo等人的“Energy Efficient Scheduling of Real-Time Tasks on Multicore Processors”（2008，doi：10.1109/TPDS.2008.104,PDF）。在某个时刻，他们指出具有单个时钟域的多核架构是最常见的。这仍然是这样吗？

Answer 1

现代处理器（和SoC）通常具有多个时钟域。例如，AMD的Phenom（2007）“will allow individual cores to request different clock speeds”，IBM的POWER7（2010）提供了每个核心片的数字锁相环（Charles R.Lefurgy等人，“Active Management of Timing Guardband to Save Energy in POWER7”，图1 ，PDF），SPARC T3有“Six clock and four voltage domains”（维基百科引用Jinuk Luke Shin等人的“A 40nm 16-core 128-thread CMT SPARC SoC processor”;这不提供每核心时钟控制），Intel的Silvermont提供每个模块的PLL（共享一对核心L2 [见David Kanter的“Silvermont, Intel’s Low Power Architecture”）。快速搜索似乎表明，主流英特尔处理器不支持不同内核的不同频率，尽管它们实现了不同的时钟域（例如，L3高速缓存和环形互连以及具有独立时钟的内核，从而允许L3被窥探（例如，由GPU）全速运行而不会迫使核心达到全速）。如果不同的内核预计同时运行（不同的内核微架构通常会有不同的频率范围），那么对于异构多核（例如ARM的big.LITTLE）来说，不同的时钟域几乎是一个需求。