Verilog是否有TAP（Test Anything Protocol）实现？这将是很好的，因为那样我就可以使用证明来自动检查我的结果。用于Verilog或SystemVerilog的TAP（测试任何协议）模块
更新： 10/9/09：有人问为什么不使用断言。部分TAP给了我一些很好的报告，例如文件数量和测试次数。它也可以用来随着时间的推移报告进度。
10/12/09：我正在寻找一个最小的实现，包含开始和结束时的测试次数以及ok，diag和fail函数。是（）会非常好，但不是必需的。
我不认为有一个本地的TAP实现verilog。我会说，使用TAP的重点是添加TAp生成器相对简单。如果你打算在Verilog中做很多工作，你可能想写自己的。
这就是说，你看过veripool？您可能可以使用Verilog :: Parser作为桥接器来生成您可以使用的TAP输出TAP::Parser & Test::Harness
我不需要解析Verilog。我想要处理的事情（多个模块生成）通过/失败报告，一些格式和数量。然后在最后打电话给总结。 – 2009-10-14 14:49:28
所以你正在寻找一个用Verilog编写的TAP消费者？ – DaveParillo 2009-10-14 15:09:09
一个TAP发生器。 – 2009-10-15 01:00:01
为什么不使用systemverilog断言？ – Marty 2009-10-09 17:12:09