如何有条件地将文件包含到Makefile中？

考虑以下生成文件：如何有条件地将文件包含到Makefile中？

# <include global configuration Makefile> 

INCL = -I../include \ 
     -I<whatever> 

CPPFLAGS=$(DEFS) $(INCL) 
CXXFLAGS = -O0 -g -Wall -fmessage-length=0 

SRCS = $(wildcard *.cpp) 

OBJS = $(SRCS:.cpp=.o) 

all: $(OBJS) 

%.o: %.cpp 
    $(CXX) $(CPPFLAGS) $(CXXFLAGS) -c -o [email protected] $< 


depend: .depend 

.depend: $(SRCS) 
    $(CPP) $(CPPFLAGS) -M $^ > [email protected] 

clean: 
    rm -f $(OBJS) 
    rm .depend 


-include .depend

此生成的文件创建使用g++ -M命令的#include依赖关系链，并包括它。这可能是一个相当长的过程。问题是即使调用了make clean，该文件仍会被生成，但仍然会删除该文件。是否有条件地包含这个文件，并且如果干净的目标运行时不打扰创建它？

来源

2011-02-01 petersohn

这回答详细[这里] [1]。 [1]：http://stackoverflow.com/questions/3714041/why-does-this-makefile-execute-a-target-on-make-clean/3714054#3714054 – 2011-02-02 09:17:05

事情是这样的：

ifneq ($(MAKECMDGOALS),clean) 
-include .depend 
endif

更多信息，请参见make manual page on Goals

编辑：-include不能缩进标签，否则将被忽略。

来源

2011-02-01 15:26:51 Hasturkun

在编译过程中，您可以对免费（即无运行成本）执行此类依赖关系。当您运行clean时，依赖关系自然不会重新创建。参见Paul Smith的Advanced Auto-Dependency Generation论文中的合并编译和依赖生成部分。

来源

2011-02-14 19:10:03 bobbogo

如何有条件地将文件包含到Makefile中？

回答

相关问题