我想在使用TSMC28HPM库的设计编译器中综合火箭核心。时机没有得到满足!火箭核心(riscv)时间不会议
目标频率:500MHz
没有FPU:可达到的频率。 400MHz FPU:可达到的频率。 200MHz
目前我的约束只是时钟定义。 设计是否有任何时间异常?
什么是情景假设/测试,以达到1 GHz的?
- 注册重定时尚未启用(它将在频推到1GHz的?)
失败路径的总结: 起始点之:RocketTile_1_core/DIV/divisor_reg_ *(上升沿触发触发器时钟通过CLK)端点:RocketTile_1_core/DIV/remainder_reg_ *(上升沿触发的触发器由CLK时钟)(违反)-0.76 起始点之:RocketTile_1_core/DIV/remainder_reg_ *(上升沿触发的触发器由CLK时钟)端点:RocketTile_1_core/div/remainder_reg_ *(由clk钟控的上升沿触发的触发器)(VIOLATED)-0.76 (上升沿触发的触发器由clk提供时钟)端点:RocketTile_1_core/mem_reg_wdata_reg_ *(由clk提供时钟的上升沿触发的触发器)(VIOLATED)-0.60 启动点:RocketTile_1_HellaCache_1/d(上升沿触发器由clk提供时钟)端点:RocketTile_1_core/mem_reg_wdata_reg_ *(由clk提供时钟的上升沿触发触发器)(VIOLATED)-0.60 更多故障路径至mem_reg_wdata_reg_ * 启动点:RocketTile_1_core/mem_ctrl_branch_reg(上升沿触发触发器由CLK时钟)端点:RocketTile_1_dtlb/r_refill_tag_reg_ *(上升沿触发的触发器由CLK时钟)(违反)-0.54 起始点之:uncore_PRCI_1/time_reg_ *(上升沿触发的触发器提供时钟以c LK)端点:uncore_PRCI_1/time_reg_ *(上升沿触发的触发器由CLK时钟)(违反)-0.52 起始点之:uncore_outmemsys/l1tol2net/acqNet/ARB/T_1236_reg_ *(上升沿触发的触发器由CLK时钟)终点:uncore_outmemsys/L2BroadcastHub_1/BufferedBroadcastAcquireTracker_2_1/data_buffer_4_reg_ *(上升沿触发触发器由CLK时钟)(违反)-0.51 大多数违法行为都是从t_1236_reg_ *
你应该为我们提供了大量的详细信息,如关键路径是什么,你打对抗。它在核心吗? uncore? L2缓存?你是否正确执行寄存器重定时? – Chris