2012-03-19 41 views

回答

0

嗯,如果以另一种方式处理,可以更简单:两个高位围绕0,1,2,3,而较低的位是上面的OR。

类似的信息(伪)

wire V[1:0]; 
wire Out[2:0]; 
@(posedge clk) { 
    V += 1; 
    Out[2] <= V[1]; Out[1] <= V[0]; Out[0] <= V[1] | V[0]; 
}