hdl

1热度

1回答

如何合成xilinx核心生成器中生成的verilog核心？

我使用coregen开发分频器核心。以下是我尝试在设计中使用该分频器的步骤（不知道它是否正确）： 1）将包装（core_name.v），.ngc文件和.veo文件复制到主设计文件夹中 2）实例化核心在我的主要verilog模块使用veo模板：core_name u1（.a（a_p），.b（b_p），.c（c_p），.d（d_p）;每当我需要我的主要verilog模块 3）`包括“core_name

verilog xilinx synthesis hdl 2010-03-04

---

0热度

2回答

Verilog代码模拟，但不能按照FPGA上的预测运行

我对我的代码做了一个行为模拟，它完美地工作。结果如预测。当我合成我的代码并将其上传到斯巴达3e FPGA并尝试使用芯片进行分析时，结果甚至不是我所期望的。我做错了什么？ http://pastebin.com/XWMekL7r

verilog fpga synthesis xilinx hdl 2010-03-12

---

0热度

2回答

在一组嵌套模块中深度分配电线

我有一条大约4层深的电线，我真的不想让它在层次结构中传播的麻烦。有什么方法可以使用某种引用来分配导线？我知道我可以通过键入访问线： cca.cpu0.cca3_cpu.nc1_cp_checkpoint 但 assign cca.cpu0.cca3_cpu.nc1_cp_checkpoint = checkpoint; 不起作用 人知道任何方式做到这一点？

variable-assignment verilog version-control hdl 2010-01-31

---

16热度

5回答

如何在“Nand to Tetris”课程中为ALU设置输出标志？

虽然我标记了这个家庭作业，但它实际上是我自己免费做的一门课程。无论如何，该课程被称为“从Nand到俄罗斯方块”，我希望有人在这里看到或采取了课程，所以我可以得到一些帮助。我正在使用所提供的hdl语言构建ALU。我的问题是我无法让我的芯片正确编译。当我尝试设置ALU的输出标志时，出现错误。我相信问题是我不能下标任何中间变量，因为当我试图根据一些随机变量（比如输入标志）将标志设置为true或false

hdl alu nand2tetris 2009-02-23

---