作业设计的RISC处理器。我有这样端口映射作为指令存储器
signal pc_din, PC, pc_rel, pc_dir, pc_inc : std_logic_vector(15 downto 0); -- pc datapath
pc_inc <= pc + 1;
pc_dir <= pc(15 downto 13) & ADD;
pc_rel <= pc_inc + ext(15 downto 0);
复用器用于PC信号源16位PC是
with PCSrc select
pc_din <= A when from_A,
pc_rel when from_pcrel,
pc_dir when from_pcdir,
pc_inc when from_pcinc,
(others=>'-') when others;
我有LPM由256单端口ROM用于指令存储器
component mem
PORT(
address : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
clock : IN STD_LOGIC ;
q : OUT STD_LOGIC_VECTOR (15 DOWNTO 0)
);
end component;
PC寄存器端口映射生成16是
pc_reg: reg Port map (clk=>clk, rst=>rst, D=>pc_din, Q=>PC, we=>ldPC);
现在的问题是如何可以端口映射MEM组成部分,因为PC是16位和地址为8位
rom: mem port map(address=>???, clock=>clk, q=>instr_din);
它帮助。谢谢 – kajay