如何以正确的方式在集成流中添加清晰的组件

Question

对不起，很长的文章。

在我们的项目，我们有以下组件

1. xyz_design（AV，BV文件）
2. xyz_project（软链接xyz_design目录，链接xyz_verif目录和一些其他的目录）
3. xyz_libs（LIB1 .V，lib2.v文件）
4. xyz_verif（ver1.sv，ver2.sv文件）

现在我们计划按照以下方式创建两个不同的整合流程项目&。

Chip_design_xyz（Z_chipxyz_design）（以下是在组件）

• xyz_design（修改的分量）
• xyz_project（修改的分量）
• xyz_libs（修改的分量）

Chip_verification_xyz（Z_chipxyz_verif ）（以下是组件）

• xyz_Verif（修改的分量）
• xyz_project（不可修改成分）
• xyz_libs（不可修改成分）
• xyz_Design（不可修改成分）

凡Z_chipxyz_design和Z_chipxyz_verif是无根组件在它们各自的集成流中。

所有组件具有BL0即BL0_design，BL0_verif等基础基线与具有z_chip_design_bl0和chip_verification_xyzchip_design_xyz流具有z_chip_verif_bl0作为复合基线。

现在假设在chip_verfication_xyz项目中，我们对文件verif1.sv文件进行了更改，并创建了一个名为z_chip_verif_bl1的新基准并推荐它。
注意：这里我们只更改了xyz_Verif文件夹并且没有更改xyz_design文件夹中的任何内容。

现在chip_design_xyz人们对a.v文件进行了更改，并发布了一个新的复合baseline z_chip_design_bl1。

假设我们采用新发布的基准并重新验证我们的验证流。
这会造成任何冲突吗？

因为我们有一个复合基线z_chip_verif_bl1（推荐我们流的基线），其中有具有基线BL0_design和组件xyz_design现在，当我们变基到z_chip_design_bl1，我们xyz_design指向BL1_design基线。

当我们尝试重新绑定时，此设置是否会提高复合基线冲突？

Answer 1

通过重新设定无根部件的基础基线，您可以更改一个基准并将其替换为另一个基准。

仅当组件（无根或基于根）尚未产生用于重新绑定的流（此处为chip_verification_xyz）时创建新基线时才允许使用。

但是在这里，您确实创建了一个新的z_chip_verif_bl1。因此，您不能再进行重新分配：您需要从一个集成流（chip_design_xyz）到chip_verification_xyz交付更改。

我可能会混淆rebase目标流，但这个想法保持不变：这里可能建议项目间交付。