VHDL编码风格和最佳实践参考指南

您是否有任何人知道一个好的VHDL编码风格指南和良好实践指南？用sw有很多材料，但是用VHDL我没有看到一个参考例子。我认为，因为每个制造商都有自己的综合工具，并且代码解释发生了变化。VHDL编码风格和最佳实践参考指南

我正在寻找一本简短的指南，而不是一本大书。

谢谢！

2016-11-17 ferdepe

可能有[硬件描述语言（Verilog，VHDL等）的最佳实践]的重复]（http://stackoverflow.com/questions/326880/what-are-the-best-practices-for-hardware -description语言-的Verilog-VHDL-ET） –

总的来说，我还算经常使用的快速参考指南是

http://allaboutfpga.com/category/vhdl/那里的例子有很好的语法和评论，它主要是优化VHDL和对学习更面向，因此，可能会或可能不会很有帮助。

如果您使用的是Xilinx工具，它们包含的模板可用于您可能遇到的各种操作或情况。如果您想避免使用Reuse Methodology（https://www.amazon.com/Reuse-Methodology-Manual-System-Designs/dp/1402071418/ref=dp_ob_title_bk）或设计人员指导VHDL。

其他经常被人理解的经验法则就像在端口上使用std_logic's，为可读性列表，输出注册和模块化尽可能。

来源

2016-11-17 20:24:01

VHDL编码风格和最佳实践参考指南

回答

相关问题