我的VHDL代码非常简单的问题。我已经定义了下面的代码:VHDL中的阵列类型不匹配
type irf_array is array(0 to 1) of integer;
signal index : std_logic;
....
index := input(5);
out := irf_array(index);
当试图编译这个简单的代码fragement我收到以下错误:
Error: array index type mismatch [6.4]
所以我想知道如果任何人有一个想法,我怎么可以使用STD_LOGIC值作为我的数组的输入。
非常感谢!
为了尊重那些谁可能需要花时间来解决,你无法自己解决问题,我想建议,以避免其描述预先称为“非常简单”。 – 2011-03-11 14:46:21