的Verilog：传递一个矢量作为端口到模块

Question

我有两个模块

1. 计数器：输出是被称为ERROR_COUNT矢量。
2. lcd：在LCD上显示代码的模块。输入包括时钟和error_count。

下面的代码片段是最相关和连接如下：

1. 顶级模块：

   counter counter1 (..., error_count); 
   lcd lcd1 (..., error_count);

2. 计数器模块：

    
   module counter (..., error_count); 
   ... 
   output reg [31:0] error_count = 0; 
   ... //Update counter every clock cycle 
   endmodule 
   

3. LCD模块：

    
   module lcd (..., error_count); 
   ... 
   input [31:0] error_count; 
   ... //error_count used to display on LCD 
   endmodule 
   

什么是错的代码？显示器仅输出0作为输出。我传递矢量的方式有什么问题吗？

附加信息： 我正在使用Xilinx Spartan 3E入门工具包来测试此代码。 LCD代码很好，我用本地计数器（这是reg [31：0]）进行了测试。

Answer 1

您需要在顶层模块内声明32位连线以连接两个端口。

wire [31:0] error_count;

如果你离开了这一点，一个隐含的网声明这是只有1位线和不能正确连接的载体。

这个错误是一个经典的Verilog疑难杂症。这里的介绍有这样一个和其他人的一个很好的解释：

http://www.sutherland-hdl.com/papers/2006-SNUG-Boston_standard_gotchas_presentation.pdf