优化VHDL代码

Question

我已经将这个VHDL代码写入USB芯片。

它都在case语句中运行，其中每个操作（写入，读取等）都被执行。

下面的两个写寄存器部分是相同的，只是地址和数据不同。

这可以使用程序或其他东西简化吗？

  -------- WRITE REGISTER --------- 
      when s10 => 
       -- Txd Cmd 
       txdata(7 downto 6) <= "10";  -- CMD = register write 
       txdata(5 downto 0) <= "000100"; -- address 
       state := s11; 
      when s11 => 
       -- write reg 
       if nxt = '1' then 
        txdata <= X"45"; -- output on clock rising edge when nxt is high 
        stp <= '1';      
        state := s12; 
       end if; 
      when s12 => 
       stp <= '0';        
       txdata <= "00000000";  -- idle     
       state := s20; 

      -------- WRITE REGISTER --------- 
      when s20 => 
       -- Txd Cmd 
       txdata(7 downto 6) <= "10";  -- CMD = register write 
       txdata(5 downto 0) <= "110101"; -- address 
       state := s21; 
      when s21 => 
       -- write reg 
       if nxt = '1' then 
        txdata <= X"04";            
        stp <= '1';      
        state := s22; 
       end if; 
      when s22 => 
       stp <= '0';        
       txdata <= "00000000";  -- idle     
       state := s30; 

Answer 1

是的，使用一个过程。这不是你在这里问过的吗？

Design VHDL state machine for initialization

Answer 2

我建议你使用地址和数据值的寄存器。然后你必须描述实际写作只有一个，其他的只是一个寄存器内容的变化。这可以在你开始写作之前的状态下完成...