如何对进程中的信号进行顺序分配如何运行

Question

我在想，如何按照VHDL处理进程内同一信号的顺序分配。

我见过类似下面的代码：

ENTITY some_entity IS 
    ... 
    ... 
END some_entity; 

ARCHITECTURE Behavioral OF some_entity IS 
    SIGNAL some_signal : STD_LOGIC_VECTOR(1 DOWNTO 0); 
BEGIN PROCESS (clk) 
    ... 
    ... 
    IF condition1 THEN 
     some_signal <= "01"; 
    ELSE 
     some_signal <= (others => '0'); 
    END IF; 

    IF condition2 THEN 
     some_signal <= "10"; 
    ELSE 
     some_signal <= (others => '0'); 
    END IF; 

    IF condition3 THEN 
     some_signal <= "11"; 
    ELSE 
     some_signal <= (others => '0'); 
    END IF; 
    ... 
    ... 
END PROCESS; 
... 
... 
END Behavioral; 

起初我以为，这并没有什么意义，因为some_signal是在同一时间分配多个值。 Vivado是无投诉，虽然它的合成和有关进程的一个小小的研究之后，我想这可能实际行为等同于以下：

ENTITY some_entity IS 
    ... 
    ... 
END some_entity; 

ARCHITECTURE Behavioral OF some_entity IS 
    SIGNAL some_signal : STD_LOGIC_VECTOR(1 DOWNTO 0); 
BEGIN PROCESS (clk) 
    ... 
    ... 
    IF condition3 THEN 
     some_signal <= "11"; 
    ELSIF condition 2 THEN 
     some_signal <= "10"; 
    ELSIF condition1 THEN 
     some_signal <= "01"; 
    ELSE 
     some_signal <= (others => '0'); 
    END IF; 
    ... 
    ... 
END PROCESS; 
... 
... 
END Behavioral; 

是这个概念是否正确？如果不是，第一个代码示例实际上做了什么？

Answer 1

“最后分配胜” ......扭转了条件，你做是正确的......不过好像语句双臂的分配，它会覆盖先前的发言最后：你永远不会看到它们的执行（除非它不会作为一些其他条件的结果执行）

输出将只是"11"或"00"。

要了解的关键术语：增量循环，推迟赋值。

你可能会发现我的standard answer到类似的问题有用的背景。理解信号是什么是非常关键的 - 它们是VHDL如何解决进程间通信的问题。