0
我使用赛灵思,特别是家庭Spartan6 LUT切片下降赛灵思数。我正在尝试流水线。我已经成功实现了三级管道和四级管道。我注意到一种趋势,即LUT片数减少,寄存器片数增加,最小时钟周期减少。现在我明白了为什么时钟周期有所下降,但我不明白的LUT片下降,增加寄存器组。有人可以向我解释吗?在流水线
我使用赛灵思,特别是家庭Spartan6 LUT切片下降赛灵思数。我正在尝试流水线。我已经成功实现了三级管道和四级管道。我注意到一种趋势,即LUT片数减少,寄存器片数增加,最小时钟周期减少。现在我明白了为什么时钟周期有所下降,但我不明白的LUT片下降,增加寄存器组。有人可以向我解释吗?在流水线
差不多确保你正在做你的计算机体系结构报告中的一些最后一分钟的工作。这个链接应该可以帮助你解释LUT切片的减少。 http://www.fpgarelated.com/showthread/comp.arch.fpga/55104-1.php
片是不是一个确切的测量。你应该考虑LUT和寄存器作为测量,但不是切片。切片是一组LUT和寄存器。每个都有一个利用率。所以你可以有很多切片,但利用率很差。 – Paebbels