0
我正在尝试将Yosys用于我的项目,但我对FSM检测感到困惑。Yosys FSM检测状态分配?
我看到这篇文章:FSM export using Yosys
我的问题是关于从Yosys Verilog的文件中检测的状态转换。在上面的链接指向的帖子上,我没有看到从状态1转换到状态3的任何方式;然而,在生成的图中有。这怎么样?提前致谢。
我正在尝试将Yosys用于我的项目,但我对FSM检测感到困惑。Yosys FSM检测状态分配?
我看到这篇文章:FSM export using Yosys
我的问题是关于从Yosys Verilog的文件中检测的状态转换。在上面的链接指向的帖子上,我没有看到从状态1转换到状态3的任何方式;然而,在生成的图中有。这怎么样?提前致谢。
州名是任意分配的。它们不编码与状态对应的状态寄存器的数值。综观图和原Verilog代码,我想说的映射是为举例如下:
s0: state == 0
s1: state == 2
s2: state == 1
s3: state == 3
注意,许多CAD工具可如果重新映射FSM分配)你参数状态名称/值,和b)不直接访问各个状态位。这使得该工具可以优化状态转换(最小化每个转换更改的位数),并让您即时更改您的编码方案(例如,计数为单热)。 YOSYS以这种方式分配名称并非不合理。 – wilcroft
非常感谢。我有一种感觉,我忽略了一些东西。 –