computer-architecture

    1热度

    3回答

    需要的最小装配说明是什么？

    如果您要构建可用于运行任意程序的处理器，那么您可以使用的最小指令集（ISA）是什么？ 我在想： ALU-OPS（ADD，SUB，MUL，DIV） 负载REG，[地址] 商店REG，[地址] Branch-if操作。如果不相等可能有分支，如果>，如果<（branchif REG1，REG2，LABEL） 你觉得呢？
    hardware computer-architecture instruction-set 2012-06-26

    4热度

    2回答

    了解Tomasulo算法

    所以我想了解用于乱序指令执行的Tomasulo算法。这是我到目前为止： 指令按顺序提取并存储在指令队列中。 寄存器重命名接下来发生的地方...？根据我的理解，这是为了避免WAR/WAW的危害，给寄存器提供标签。假设你有 ADD R1，R2，R3（1） 添加R3，R5，R6（2） 你有一个WAR危险，需要确保它添加到R1之前的指令（1）读R3的旧值。所以我猜这个指令队列（？）的硬件重命名寄存器，即
    hardware computer-science computer-architecture 2012-06-27

    2热度

    1回答

    不同计算机体系结构之间数据传输时的问题

    我对不同计算机体系结构之间的数据传输有疑问。 转换integer，float和char在此过程中具体输入数据时会发生什么样的问题？您能否简单介绍一下这些特定类型的信息？ 我搜索了它，但找不到任何必要的信息。 任何信息都将被折扣。提前致谢。
    architecture distributed-computing data-transfer computer-architecture 2012-07-02

    9热度

    3回答

    “数据位”容量vs“开销位”大小？

    我有点卡住了，因为我找不到任何可以覆盖缓存的“数据”部分的内容，所以我用Google搜索的所有内容都会对缓存寻址产生99.9％的回报。有人问我的问题措辞这样 Contrast the difference between "data bit" capacity and "overhead bit" size for the two caches. 我不想要的答案，所以我没有要发布的实际集
    c computer-science computer-architecture 2012-07-05

    8热度

    1回答

    GPU - 系统内存映射

    系统内存（RAM）如何映射以进行GPU访问？我很清楚虚拟内存是如何工作在CPU上的，但我不确定当GPU访问GPU映射系统内存（主机）时该如何工作。基本上与数据如何从系统内存复制到主机内存有关，反之亦然。你能否提供参考文章支持的解释？
    architecture io hardware gpu computer-architecture 2012-07-06

    1热度

    1回答

    DSP并行数据和指令访问（重复以上周期）

    我想了解DSP架构和指令执行这一基本概念： “基于哈佛架构，CPU可以同时获取数据和指令字。 ..-指令读取可以在前面的 指令执行期间发生，并且不等待 指令执行结束，或者在获取下一条指令时不得不停止处理器的 操作。 但是由于我对计算机体系结构的知识有限，这个问题引起了我的注意： “如果要操作的数据（操作数）是由指令词指定的，那怎么可能！？通过第一次迭代循环中，instr从程序存储器加载，然后这两个
    signal-processing computer-architecture processing-instruction 2012-08-25

    19热度

    5回答

    为什么有符号字节的范围是从-128到127（2的补码），而不是从-127到127？

    我读 Why is the range of bytes -128 to 127 in Java? 它说 128 10000000倒，它是01111111，并添加一个得到 千万再次 所以它的结论是-128千万 如此+ 128不能用8位的二进制补码表示，但这意味着我们可以用9位表示，所以128是010000000，所以取其2的补码-128是110000000， 因此是-128 10000000或11
    math bit-manipulation computer-architecture twos-complement 2012-07-11

    3热度

    2回答

    超长指令，其由操作的具有不同延迟

    考虑与问题一VLIW处理器宽度等于Ñ：这意味着它能够启动同时Ñ操作，所以每个超长指令可以由最多N操作组成。 假设VLIW处理器加载超长指令其由操作具有不同的等待时间：属于相同超长指令操作可以在不同的时间结束。如果某个操作在属于相同的很长的指令的其他操作之前完成其执行，会发生什么情况？在执行当前很长指令的剩余操作之前，后续操作（即属于下一个很长指令的操作）是否可以开始执行？还是非常长的指令等待所有操
    parallel-processing cpu-architecture computer-architecture vliw 2012-07-11

    2热度

    1回答

    操作系统特权级别与硬件特权级别

    操作系统特权级别和底层硬件特权级别之间的区别是什么？所有的系统调用是否会导致内核陷阱？为什么系统调用会导致陷阱？是否因为汇编代码中的特权指令（如IN）？
    operating-system computer-architecture isa 2012-08-31

    8热度

    2回答

    字大小和数据总线

    我很困惑字大小的定义为。我读过处理器的字大小是它的数据总线宽度。就像一个8位处理器有一个8位宽的数据总线。我最近读到，虚拟地址空间的最大尺寸是由字大小决定的，即如果字大小是n位，最大虚拟地址空间是2^n -1。但我一直认为最大虚拟地址空间是由地址总线宽度决定的，即一个n位宽的地址总线可以寻址最大2^n个字节。那么，是什么？ 另外，这是否与指针有关，因为n位数据总线只能承载n位地址。所以，最大2^n
    computer-architecture 2012-07-13
最新问题