cortex-a

    1热度

    2回答

    如何启动Allwinner H5上的其他内核？

    我想弄清楚如何为四核心allwinner h5启动core0以外的核心。 C_RST_CTRL寄存器（又名CPU2复位控制寄存器）在底部有四位，这意味着它们是四个复位控制。 lsbit是其他三个零，意味着将这些版本设置为在其他内核上重置，但我没有看到发生这种情况（没有任何操作代码已经留在地址零），同时调零，lsbit停止core0暗示它是一个重置控制。所以我假设在某个地方有时钟门，但是我找不到它们
    arm embedded cortex-a8 cortex-a 2017-07-13

    2热度

    1回答

    在Linux/aarch64上记录和调试未对齐的访问

    如何在Linux/aarch64（Cortex-a57）上记录未对齐的内存访问？ 据我所知，这里涉及到两个不同的东西： 选择，以提高对非对齐存取从CPU的中断（即中断未对齐的内存访问，否则将被CPU的支持性能成本） 选择如何在Linux（它们记录/火SIGBUS /软仿真对齐访问）处理这些中断 我的问题是，第一，我不知道如何管理CPU的控制寄存器从我的程序（如果我的应该实际上在我的用户空间应用程序
    linux linux-kernel memory-alignment arm64 cortex-a 2016-09-20

    0热度

    1回答

    巨大的二进制文件的大小，而LD链接

    我有对imx6q链接代码（皮质-A9）链接脚本： OUTPUT_FORMAT("elf32-littlearm", "elf32-bigarm", "elf32-littlearm") OUTPUT_ARCH(arm) ENTRY(Reset_Handler) /* SEARCH_DIR(.) */ GROUP(libgcc.a libc.a) /* INPUT (crtbegin.o
    linker arm ld linker-scripts cortex-a 2016-11-09

    0热度

    1回答

    ARM Cortex A9第二个执行单元

    我想了解ARM皮质A9中执行阶段的完整工作以及在第二个执行单元（ALU）中执行的指令类型。直到现在，我能够找到相当有限的参考，没有太大的帮助。如果您有任何与“ARM cortex A9的第二个执行单元”或任何相关参考资料中的执行相关的事情，请告诉我！也可以直接在论坛上进一步讨论。期待您的意见。 谢谢&关于。
    arm cortex-a 2016-04-24

    0热度

    1回答

    手臂; VFP;浮点扩展;未定义的指令;

    我在ARM cortex-a9上有一个设备，并试图为此设备的OS实施“懒惰浮动切换”。 “懒切换”是当 VFP支持被禁用， 线程试图执行任何VFP指令，并生成VFP的例外， 异常处理程序反过来，管理线程上下文&回报所以同样的指令将再次尝试， 调度程序在切换线程之前关闭VFP。 问题是几乎所有的VFP指令都会在启用VFP时生成同步异常。 只需在第一异常处理程序来说 vadd.f32 s19, s19
    assembly floating-point arm cortex-a 2016-06-21

    0热度

    1回答

    在ATMEL SAMA5 Xplained主板上使用at91bootstrap启动时出错

    我正在使用Atmel AT91bootstrap启动ATMEL SAMA5d3 xplained主板。 At91bootstrap将基本初始化一些外设，然后将uboot.bin从SD-CARD复制到DRAM。成功传输uboot.bin后，它会将控制权交给u-boot。 在at91bootstrap将uboot.bin加载到DRAM中时出现错误。 我调试的错误，我发现SD_CMD_SEND_STAT
    embedded-linux bootloader u-boot atmel cortex-a 2017-04-20

    0热度

    1回答

    ARM汇编中的STR和LDR指令

    我试图将一个为arm926ejs编写的简单RTOS移植到arm cortex-A9上。虽然参照上下文切换，我碰到下面的说明， _userIntrStackPtr: .word 0x0 STR sp,_userIntrStackPtr LDR r0,__userStackPtr2Ptr 但是，当我尝试编译代码时，我得到的错误 Error: internal_relocati
    assembly arm inline-assembly cortex-a 2016-11-22

    0热度

    1回答

    ARM;性能监视器单元（PMU）;访问th /内存映射寄存器;

    我正尝试在ARM Cortex-A9上使用PMU模块。可以通过'CP15接口'或通过存储器映射寄存器来控制PMU。我需要后者。 “ARM®Cortex®-A9 MPCore的技术参考手册”规定 您可以访问PMU计数器，并通过内部CP15 接口及其相关的控制寄存器，并通过APB，使用相关的偏移时PADDRDBG [12] = 1 那么，如何读/写这个PADDRDBG寄存器？ 看起来寄存器是'Core
    arm performancecounter armv7 cortex-a 2017-04-27

    0热度

    1回答

    写入外设寄存器时数据异常异常

    当我向外设寄存器（多I/O SPI接口）的地址写入任何值时，我的程序会引发数据异常终止异常。我正在使用带有皮质A9内核的瑞萨RZ/A1L处理器。 有趣的是，在另一个项目中，相同的源代码和相同的存储指令不会导致此类异常。 执行存储指令前必须有一些东西禁止写入该地址或导致对该地址的冲突访问。 有趣的是，在反汇编中的关键指令中执行单步操作，有时不会引发异常，并且可以执行下一个工具。但即使在同一个内存区域
    cortex-a 2017-05-09

    0热度

    1回答

    如何使用eclipse开发裸机i.mx6sx代码？

    我想知道你是否可以帮助我解决一些问题和问题，我已经为i.MX6 SoloX开发裸机。我正在查看这个链接https://community.nxp.com/docs/DOC-106253，并将这些文件下载，以作为如何为i.MX6开发裸机c代码的示例。 然后设置我按照这个教程https://community.nxp.com/docs/DOC-103736只是工具链，因为我不感兴趣的处理器专家Ecli
    bare-metal cortex-a imx6 2016-10-25
最新问题