virtex

    2热度

    1回答

    如何验证赛灵思Virtex 5上的回读数据？

    我知道它在配置指南中讨论了它，但是看起来像是一个很难通过视觉来验证它。是否有任何工具可用于自动验证回读数据？
    fpga xilinx virtex 2015-04-03

    0热度

    1回答

    如何使用Xilinx-FPGA Virtex5/7的存储器作为映射到x86-CPU地址空间的内存？

    是否可以将Xilinx-FPGA Virtex5/7的存储器用作映射到Intel x86_64-CPU内存的虚拟和/或物理地址空间的内存，以及如何操作？我需要使用具有直接存储器访问（DMA）的统一单个地址空间到CPU的FPGA存储器（比如简单的存储器访问CPU-RAM）。 CPU：x86_64的英特尔酷睿i7 操作系统：Linux内核2.6 接口方面：PCI-Express 2.0的8倍
    fpga xilinx dma memory-mapping virtex 2013-10-04

    2热度

    1回答

    什么是FPGA上的线程（Xilinx Virtex 5/7），以及它的数量是多少？

    什么叫做FPGA上的执行线程（Xilinx Virtex 5/7），它的理论上有多少个数（最小和最大）？
    multithreading fpga xilinx virtex 2013-10-05

    0热度

    1回答

    对于virtex 5，IOBDELAY的ucf文件中的语法是什么？

    # Sets the attributes to an input differential pin pair (din) NET <din_p> LOC=<AE7> | IOSTANDARD=<LVDS_25> |IOBDELAY=<NONE/BOTH/IBUF/IFD> | DIFF_TERM=<TRUE>; NET <din_n> LOC=<AF7> | IOSTANDARD=<LVDS
    syntax vhdl fpga virtex 2016-10-13

    0热度

    1回答

    使用BUFIO和BUFG实现时钟区域

    我需要在Virtex 6中实现一个源同步接收器，该接收器从高速ADC接收数据和时钟。 对于SERDES模块，我需要两个时钟，基本上是输入时钟，由BUFIO和BUFR缓冲（推荐）。我希望我的照片能够让情况变得清晰。 Clock distribution 我的问题是，我有一些IOB的，不能由BUFIO，因为它们是在不同的，不相邻时钟区域到达。 一位朋友推荐使用MMCM并将输出连接到可以连接所有IOB的
    buffer vhdl fpga clock virtex 2017-03-18

    0热度

    1回答

    将VGA与Virtex-5 FPGA电路板连接

    我需要将VGA屏幕连接到Virtex-5 FPGA电路板才能显示图像。我知道如何将VGA与Spartan-3E入门板连接起来。但我不知道如何用Virtex-5来实现。
    image-processing fpga hdl virtex 2015-11-16

    0热度

    1回答

    如何更改Xilinx Virtex-5 FPGA ML501，ML506和ML510电路板的电源电压？

    我试图做一个实验，看看不同的电源电压如何影响环形振荡器的频率和SRAM单元的可靠性。我可以访问几个Xilinx Virtex-5电路板，即ML501，ML506和ML510。我试图搜索网页，但到目前为止我还没有发现任何有用的东西。我有一些FPGA设计的经验，但我从未尝试过改变电源电压。所以我对如何开始真的无能为力。是否有人（曾经做过类似项目）请告诉我如何改变这些FPGA电路板的电源电压？
    verilog fpga xilinx virtex 2013-11-04

    0热度

    1回答

    如何获取Xilinx Virtex-5 FPGA芯片的片上温度？

    我试图做一个实验，看看不同的片上温度如何影响环形振荡器的频率。我知道随着温度的升高，环形振荡器的频率也会降低。但我不知道每增加1摄氏度会下降多少。这就是为什么我想要做这个实验。我计划在赛灵思Virtex-5 FPGA电路板（ML501，ML506或ML510）中实现环形振荡器，因为这些是我拥有的唯一电路板。有谁知道我如何能准确读取Virtex-5中的片上温度？
    fpga xilinx temperature virtex 2013-11-04

    1热度

    1回答

    赛灵思Virtex6块RAM宽度

    我对Virtex-6 BlockRAM感到困惑。 我想实现一个15位地址（32,768字）的BRAM和12位每个字的写入和读取数据。当我探索实现的设计时，我发现使用12块BlockRAM来实现这一点。这是否意味着Virtex-6中的每个BRAM都有1位数据？ Virtex-6中每个BlockRAM的数据宽度和容量是多少？
    fpga xilinx virtex 2016-02-28

    0热度

    1回答

    与Xilinx virtex-5 FPGA电路板接口

    我一直在使用斯巴达3e入门套件电路板很长一段时间。但现在我正在尝试使用virtex-5 ml505 xc5vlx110t板（ff1136）。而我面临的第一个问题是xilinx ise 14.7没有这个板子的封装（它只有vlx50t封装）。我更新了许可证文件，但没有帮助。我认为这可能是一个安装问题，所以我安装了xilinx ise 14.2。显然这个版本包含virtex-5 ml505 xc5vlx
    verilog fpga xilinx-ise virtex 2015-11-22
最新问题