系统verilog中的modport ref声明

Question

我的人有这样的代码。

在接口文件中，声明为事件call_back_array，事件xxxx，事件yyyyyy。

Interface xxx 
event call_back_array, 
event xxxx, 
event yyyyyy, 
... 

modport cb_bus (ref call_back_array, 
       ref xxx, 
       ref yyyy, 
.... 

我不明白这是什么意思关于参考。

Answer 1

SystemVerilog接口有modports用于声明信号的方向。

如果您刚刚声明的变量/在接口信号和没有 modport声明，那么所有的变量/信号作为裁判参数默认。

对于modport，这些信号连接到不同模块的输入，输出或输入端口。

inout端口将被视为参考参数。

参考LRM 1800-2012更多细节