何时以及为什么在测试verilog模块时必须使用DUT？

Question

我刚开始学习verilog模块的软件测试平台。我注意到当测试台调用模块时，它会将DUT置于模块名称和灵敏度列表之间。这是什么意思，为什么它是必要的？

Answer 1

当你实例化一个模块时，你必须给这个实例一个名字。例如

serial_port user_terminal (port mapping); 
serial_port debug_port (port mapping); 

将实例化模块serial_port两次，其中有一个叫user_terminal和一个叫debug_port。

在你的情况下，DUT是被测设备的缩写，并被用作模块的实例名称。您可能会喜欢Doulos Verilog Introduction。