如何在Verilog中声明4位数组

Question

我需要一个数组来保存4位数。它既不是输入也不是输出，只是计算所需的中间值。这将如何宣布？

Answer 1

对于合成，你会使用一个寄存器或线，这取决于你需要它的东西。

reg [3:0] my_reg; 

或

wire [3:0] my_wire; 

如果你将处于始终块使用该值，则需要将其声明为一个reg。

如果您将它用于组合逻辑，而不是在always块内部，则应将其声明为导线。这将与分配语句或端口列表一起使用。

Answer 2

你是说你需要一个变量？

reg [3:0] mynumber;