在没有FPGA的情况下测试我的HDL代码（Verilog/VHDL）？

Question

我用vi编写了一个Verilog模块作为我的编辑器，现在我想测试它。 如果我没有董事会，我有什么选择？ 如何给我的模块输入？我在哪里可以看到结果？ 顺便说一下，我可以访问VCS。

谢谢。

Answer 1

您可能正在寻找一个模拟器。首先，你必须编写一个环绕你的Verilog模块并驱动输入信号的测试平台。该测试台还可以检查模块的输出是否与预期的输出相匹配。你可以在网上找到许多关于编写测试平台的教程。

然后在模拟器中“执行”此测试台和您的模块。我并不熟悉所有选项，但我知道免费的Xilinx ISE Web Pack包含一个模拟器。 Modelsim是一个商业软件包。他们还提供免费的学生版。

Answer 2

对于谁比谁有同样的问题，我发现了一个测试平台教程，像Vortexfive建议，在链接波纹管：

http://www.asic-world.com/verilog/art_testbench_writing.html