图形VHDL组件编辑器

在我的许多VHDL设计中，我在HDL中创建了很多低级组件（这很好）。但是，当我准备创建多个实例并将它们连接在一起时，我发现文件最终会变得相当庞大，大量的内部信号会在大量组件实例之间传递。它有点笨重，难以遵循。图形VHDL组件编辑器

相反，我认为如果有一个图形工具来完成高级组件链接，可能更容易理解并更快地开发。它将能够解析我的低级HDL文件并确定端口输入/输出并创建一个块（或该块的多个实例）。然后，我可以使用鼠标在块之间创建连接，并为它们提供文本标签。完成后，它将能够自动生成一个VHDL文件，其中包含用于创建内部信号，组件实例，端口声明等的所有适当语法。

我尝试过使用Xilinx Schematic Editor进行实验，但这件事是野兽，我没有任何运气。

有没有像这样的工具？如果它甚至能让我获得90％的快乐。

来源

2014-05-07 jerp

我不知道有多少组件实例处于繁重的工作状态，但听起来您需要为设计添加一些模块化。 –

你应该www.sigasi.com

看看Sigasi具有自动完成，以帮助您的实例，并快速修复，帮助您用的接线。还有一个高级版本，它为您提供了一个实时的图形框图视图（demo screencast）

来源

2014-05-08 09:51:23 Hendrik

图形VHDL组件编辑器

回答

相关问题