VHDL中的NULL语句

Question

VHDL语句中null语句的实际用途是什么？考虑下面的代码

1-

CASE s IS 
BEGIN 
    WHEN 0 => y <= 0; 
    WHEN 1 => NULL; 
END CASE; 

2-

CASE s IS 
BEGIN 
    WHEN 0 => y <= 0; 
END CASE; 

在第二代码，因为不存在分配时s=1，然后y保留它以前的值。不是吗？所以，我认为在这两种情况下，合成器都会使用触发器来保持以前的值y。

Answer 1

我引用IEEE1076-2008：

10.14空语句

一个空语句不执行任何操作。

null_statement :: = [label：] null;

除了传递到下一个语句之外，执行空语句不起作用。

注 - 可以使用null语句明确指定在某些条件为真时不执行任何操作，但对于此（或任何其他）目的而言，这绝不是强制性的。这与案例陈述一起特别有用，案例陈述的所有可能的价值都应该被选择覆盖;对于某些选择，可能不需要采取任何行动。

对于case语句中的每个选项，VHDL语言都要求声明：or synthesis will give an error。 Example implementation:

case OPCODE is 
    when "001" => TmpData := RegA and RegB; 
    when "010" => TmpData := RegA or RegB; 
    when "100" => TmpData := not RegA; 
    when others => null; 
end case;