比较FPGA与ASIC设计

Question

我有一个基本问题。我为某些媒体应用程序生成了一些FPGA映像，现在我想将我的结果与性能&区域中的相同算法的ASIC实现进行比较。我听说这种比较没有意义，因为它比较了苹果和橘子。但是我听说过Gate-equivalence度量，不能用于比较的原因？

感谢

Answer 1

栅等效指标可能让你到一个数量级之内 - 如果这是配不上你？问题是4输入LUT可以实现单个与门，或代表几个门的复杂4输入函数。或者（在赛灵思芯片中），它可以是一个16位内存的移位寄存器。它有一个触发器连接到它的输出端（伴随着控制信号等等......另外几个门）。如果你使用Block存储器或者DSP模块，它们更难以量化。

当你说你要比较性能和面积，你真的意味着“成本”？这是一个潜在的产品，有数百万个销售单位，或者“仅仅”几千个？ ASIC NRE很大！

您可以优化您的FPGA设计的成本，但是这可能是不够好，这取决于你的卷。例如，在传统的方式进行图像处理而设计，可以比一个专为认真小型FPGA使用更大的10倍，与同类应用程序的性能......如果你知道你在做什么:)

Answer 2

由于一直指出，门等价物只是一个粗略的猜测，并不是所有这些准确的确定ASIC的面积。您可以通过不同的方式了解您的设计在ASIC中的性能（和成本）。您可能使用HDL（VHDL或Verilog）来实现您的设计。如果您可以访问像Synopsys的Design Compiler（DC）这样的综合工具，那么您可以将其与所提供的ASIC供应商库之一一起用来确定面积。您还可以使用它来生成综合后的门级网表，您可以在模拟中使用该网表来确定性能。 DC还会为您提供有关关键路径计时等信息，这些信息也可用于计算性能。

然而，DC是非常昂贵的产品，你可能会使用FPGA供应商提供的工具综合HDL设计。您可以联系ASIC供应商，要求他们分析您的设计以确定性能（他们可能会使用DC--您必须愿意将HDL交给他们）。他们可能倾向于这样做，以赢得您的业务。但正如已经指出的那样，ASIC NRE非常昂贵，所以除非您有大批量产品，否则将设计转移到ASIC可能没有意义。