assertions

3热度

2回答

警告，而不是来自assert_that（）的错误？

我正在使用R的assertthat软件包，并且希望（暂时）在断言失败时输出警告而不是错误。使用assertthat包最简单的方法是什么？ 我意识到，要警告而不是错误的种类违背了什么断言应该用于。从长远来看，我们的确希望在断言失败时输出错误。在短期内，我们仍然希望代码即使在输入错误的情况下也能正常工作，因为输入错误的输入现在仍然“足够好”。 一个简单的例子：假设我有一个将x作为输入并输出x + 5的

r assertions assertthat 2015-07-01

---

1热度

1回答

如何使用hamcrest声明对象相等

我想写测试它检查两个对象是否相同。当断言失败时，我想知道哪些字段是相同的，哪些不是。我可以在每个领域做出断言，但是想知道是否有办法主持这些对象。 Truck类： import java.util.List; public class Truck { private String model; private String make; private int ye

testing assert assertions hamcrest rest-assured 2015-05-18

---

0热度

2回答

按值传递对象时发生断言错误 - 它是我的拷贝构造函数？

大家好！ 我刚写完一个使用动态内存分配的2-D迷宫（Class是一个名为“迷宫”的ADT - 原型如何）。我传递的迷宫到其他类我题为“MazeSolver”，它采用递归的方法和回溯解决迷宫。好消息是当我通过引用传递对象时，我的代码编译得非常好。我不知道是好还是坏的消息是，如果我尝试通过价值将迷宫传递给MazeSolver，则会出现断言错误。 鉴于只有当我通过值传递时发生错误，我只能假设它与我的拷贝

c++ vector copy-constructor dynamic-memory-allocation assertions 2015-05-20

---

5热度

2回答

如何在constexpr函数中执行运行时断言？

据我所知，一个constexpr函数可以在编译时和运行时执行，这取决于整个评估是否可以在编译时完成。 但是，您不能重载此函数以具有运行时和编译时对应项。 所以我的问题是，我如何可以在运行时断言，以确保运行时功能的执行传递有效的参数与我的static_assert？

c++11 assert constexpr assertions 2015-09-04

---

2热度

1回答

美元对象错综复杂

我正在阅读Kent Beck的书“Test Driven Development：By Example”。在他的书中，有一个编码例： public class Dollar { public int _amount; public Dollar(int amount) { _amount = amount; } public Doll

c# tdd assertions 2015-05-29

---

1热度

1回答

我如何在jmeter中使用正则表达式断言

我的网站有多种语言，包括英语和法语。我正在使用JMeter进行测试，并且希望确保某个短语可用，而不考虑语言。 是否有通过JMeter的办法断言，一个短语（例如，“登录”）是可不管语言的使用，例如通过使用正则表达式？

regex jmeter assertions 2015-06-01

---

2热度

1回答

如何写脉冲宽度的SystemVerilog断言时宽度是可配置

的方案是： 信号active可以是1个循环，2循环，3周期或宽视config[1:0]输入到模块 最简单的方式，以4周期写属性为： property p_PropA; @(posedge clk) $rose active ##config ~active; endproperty 但它在语法上是错误的。 写这个断言的正确方法是什么？

system-verilog assertions system-verilog-assertions 2015-06-03

---

0热度

1回答

定制FEST断言：显示可读的消息

我创建了一个自定义的FEST条件来验证我的实际字符串匹配或等于预期的字符串 public class StringMatchesOrIsEqualTo extends Condition<String>{ private String expectedStringOrExpression; public StringMatchesOrIsEqualTo(final Stri

java junit testng assertions fest 2015-06-13

---

0热度

1回答

将VHDL软件包从工作库以外的库导入SV

我有一个编译为库的VHDL模块，例如LIB_A。该模块具有记录的端口，相应的类型在包中定义，该包也编译为LIB_A。我想为模块写一些断言并使用OneSpin检查它们。 目前我有问题可以访问SV中模块的简单端口，但我无法访问记录元素的端口。我试图导入带有import和库/包名称的不同组合的VHDL包，但它不起作用。 什么是从库LIB_A导入VHDL包的语法？我还需要考虑其他什么吗？ 的代码示例： i

vhdl system-verilog assertions 2015-06-15

---

1热度

1回答

任何方式TestNG的软断言显示的assertEquals错误信息与给定的自定义消息一起

这里的a link 有没有办法用软断言给出的自定义消息一起显示默认的assertEquals错误消息？ 我的要求是有自定义消息和断言错误消息如下。 “brokedown预期[1]，但发现[0]” import org.testng.annotations.Test; import org.testng.asserts.SoftAssert; public class SoftAsert {

testng assertions 2015-04-28

---