computer-architecture

-1热度

1回答

这里是我的该问题的问题：一种高速工作站有64个字，并在字节级地址解析64个地址。工作站的地址空间中可以包含多少个单词？我在问题 Word Size定义的不同的术语 - 数据处理器自然单位。字的大小决定了可以在一个被处理去 Byte Level Addressing的信息量 - 支持一个字 64 Bit Addressing内访问各个字节的硬件体系结构 - 你必须具有64个位中 Runtime

0热度

1回答

条件码/标志是否存储在处理器寄存器或主存储器中？

我对此很陌生，所以我想确保我对我读的内容的理解是正确的。此外，寄存器总是处理器寄存器，并且没有其他寄存器不是处理器的一部分（如主/辅助存储器中的寄存器），是正确的吗？

1热度

1回答

RISC体系结构处理器将来会比CISC体系结构处理器的性能更好

CISC和RISC之间围绕这个主题展开的热烈讨论从未达成共识，但业界的实际情况是RISC体系结构处理器，如ARM，PPC等，在现代台式机，笔记本电脑和计算密集型服务器中很少用作CPU。它们更多地用于嵌入式计算端，如手机，平板电脑和其他移动设备。在最近的CES 2015上，ARM甚至不会出现在那里。这种趋势实际上就像英特尔以其CISC或更多CISC-less-RISC组合芯片在高端处理器行业中以出色

0热度

1回答

由simplescalr preditor困惑

现在我正在学习simplescalar源代码。但是我对预测模块感到困惑。这是关于双模预测器。这里是初始化： case BPred2bit: if (!l1size || (l1size & (l1size-1)) != 0) fatal("2bit table size, `%d', must be non-zero and a power of two", l

1热度

1回答

CPI计算

我已经计算了一个包含缓存未命中率（mr）与缓存大小（sc）的图。如何计算各种缓存大小的CPI（每条指令周期）。假设是： Given cache miss latency (say 10) , base CPI of 1 and 33.33% of instructions as memory operations. 我的理解是，CPI可以用下面的公式来计算。下面的方法是否正确？ CPI

0热度

1回答

为什么32位处理器的4Gbibytes而不是4Gibibits的地址空间？

一个32位寄存器可以存储232个不同的值。可以存储在32位中的整数值的符号范围是-2,147,483,648到 2,147,483,647（无符号：0到4,294,967,295）。因此，具有32位存储器地址的处理器可以直接访问4字节的可寻址字节存储器。 https://en.wikipedia.org/wiki/32-bit 什么让我困惑的是，我们是在谈论一个32 位处理器，能够满足2^32

1热度

1回答

什么是加速？无法理解解决方案

我正在通过计算机体系结构MOOC。有一个问题我无法解决。提供的解决方案，但我不明白的解决方案。有人可以帮我吗。这里的问题是，将溶液它：考虑一个非流水线的处理器。假定它具有1ns的时钟周期，并且其使用ALU操作的4个周期和用于存储器操作的4个周期的分支和5个周期。假设这些操作的相对频率分别为50％，35％和15％。假设由于时钟偏移和设置，流水线处理器增加了0.15 ns的时钟开销。忽略任何

0热度

1回答

状态的名称时，数据从硬盘驱动器读取

在计算机组成与结构，究竟是当数据必须从硬盘读取状态的名字吗？我试图在StackOverflow和教科书上搜索它，但找不到答案。

0热度

1回答

虚拟页面和缓存行之间的关系

我对操作系统虚拟页面和CPU缓存行有疑问。基本上，OS管理4kb大小的虚拟页面。但是，缓存行只有64b。所以我可以看到一个页面由64 * 64b缓存行组成。如果一个页面的OS请求，页面是否被映射到64个cachlines？页面如何映射到缓存行？然后内存控制器请求64次内存？谢谢！

2热度

1回答

MIPS中是否存在执行存储数据隐患？

在MIPS体系结构与流水线和转发： add $s0, $t1, $t2 sw $s0, 0($sp) add指令将具有结果准备在步骤3（执行动作），但是我推定该SW指示要在步骤2（指令解码&寄存器中的结果读）。有一个解决的锻炼书中计算机组织与设计由David A.帕特森：查找下面的代码段的危害和重新排序的说明，以避免任何管道摊位： lw $t1, 0($t0) lw $t2, 4($t0