riscv

    2热度

    1回答

    RISCV测试模拟器

    当我试图运行我面临着以下错误riscv模拟器ASM测试： ./emulator-DefaultCPPConfig +dramsim +max-cycles=100000000 +verbose +loadmem=output/rv64ui-p-amoand_d.hex none 2> output/rv64ui-p-amoand_d.out && [ $PIPESTATUS -eq 0 ] /b
    riscv 2015-04-01

    8热度

    1回答

    RISC-V调用公约的ABI寄存器名称

    我对RISC-V ABI寄存器名称感到困惑。例如，第85页的“RISC-V指令集手册第一卷：用户级ISA，版本2.0”中的表18.2指定了堆栈指针sp是寄存器x14。然而，指令 addi sp,zero,0 由riscv64未知的小精灵，因为编译0x00000113（-m32不会有所作为）。在二进制： 000000000000 00000 000 00010 0010011 ^imm ^
    riscv 2015-06-04

    0热度

    1回答

    编译riscv-gcc时出错

    我想使用riscv-gcc。我是从https://github.com/riscv/riscv-gcc但是当我编译它，我得到了下面 ../../../../build-gcc-newlib-src/libgcc/../gcc/libgcc2.h:139:1: error: no data type for mode 'TI' In file included from ../../../../bu
    gcc riscv 2015-04-20

    1热度

    1回答

    如何MemReq和MemResp在RoccIO工作完全 - RISCV

    我试图找出如何从阅读，当我使用RoCCIO写入到内存中RISCV。但我无法清楚地知道发生了什么。特别是我该如何解决内存问题，或者我应该如何处理内存tag。 是否有任何资源可以找到我如何在Rocket核心和我的加速器之间传输数据？ 在uncore/src/main/scala/consts.scala路径他们已经提到的不同类型的存储器cmd。但是还有什么？ 例如，我想传递开始，我打算取到加速器，然后
    cpu-architecture riscv chisel 2015-06-09

    1热度

    1回答

    Riscv-GCC不能识别操作码b

    当我使用riscv-gcc编译一个简单的汇编程序，它告诉我它无法识别码b 1b，这里是程序： ... sll x28,x28,1; 1: b 1b b 1b是最后一个指令，一个循环。 该方案是从riscv-sodor项目。为什么编译失败？
    riscv 2015-04-22

    1热度

    2回答

    Riscv GCC 4.9.2无法编译linux 3.14.29

    当我使用riscv gcc（verison 4.9.2）编译linux（版本3.14.29）时，出现了一些错误，似乎gcc无法识别一些操作码，我该如何解决？将gcc更改为版本4.6？感谢 [email protected]:/home/riscv/riscv/linux-3.14.29# make ARCH=riscv scripts/kconfig/conf --silentoldconfig
    gcc compiler-errors linux-kernel version riscv 2015-04-25

    1热度

    1回答

    初始化堆栈指针

    我目前正在尝试为RISC-V使用GCC工具链，但我遇到了一些问题。 它看起来像堆栈指针没有正确初始化。我知道我应该自己初始化它，但我无法弄清楚在哪里。我使用默认的链接器脚本更改了正确的内存地址，并在此脚本中设置了常量_gp。这个常量用于默认启动代码来初始化gp寄存器。 不幸的是，这并没有设置sp寄存器。我如何设置堆栈指针而不使用自己的启动代码？
    riscv 2015-05-04

    2热度

    2回答

    2关于RISC的V-特权-SPEC-V1.7

    第16页，表3.1的问题： 基地场mcpuid：RV32I RV32E RV64I RV128I 什么是 “RV32E”？ 是否有“E”扩展名？ ECALL（第30页）没有提到pc的行为。 虽然mepc（第28页）和mbadaddr（第29页）声称“mepc将指向该指令的开始处”。我认为ECALL应该将mepc设置为引发指令的结尾，以便ERET进入下一条指令。是对的吗？
    riscv 2015-06-27

    0热度

    2回答

    rocketchip_wrapper.v中的系统模块

    我指的是fpga-zynq/common /中的rocketchip_wrapper.v，以对其进行某些修改并为其定制一个新的fpga。在线136上，正在连接模块系统（系统system_i（...））。这个系统模块在哪里定义？ 另外，AXI模块是从某处（ip core）导入还是在设计本身完全定义？
    riscv 2015-07-03

    2热度

    2回答

    安装凿子

    我是凿子的新用户。我试图在我的机器上安装凿子。根据git，首先我克隆了凿子，然后我去了你好目录并输入make。但我得到了以下错误： set -e -o pipefail; sbt -Dsbt.log.noformat=true -DchiselVersion="latest.release" "run Hello --genHarness --compile --test --backend c
    scala chisel riscv 2015-04-01
最新问题