VHDL：从testbanch分配给inout端口

Question

我有嵌套在Top模块中的双向端口的VHDL模块。在testbanch中，我尝试将数据分配给连接到Top的双向端口的信号。但分配的数据不会传播到嵌套的模块双向端口，我只在tb的信号上看到分配的数据，而不是在端口上。数据从嵌套的bidir端口传播到tb的信号成功。这种行为的原因是什么？

Answer 1

嵌套和顶部模块的双向端口必须连接，无需中间信号。在中间信号的情况下，施工将像单向一样工作。