乘以VHDL中的两个文本文件

Question

我有两个VHDL中有1000行的文本文件。每行包含一个浮点，例如0.1234。我想在两个文本文件中乘以每一行并创建一个新的文本文件。例如乘以第1001行的两个浮点数，并将结果写入新文本文件的第1001行。我的代码在这里，但它是不正确的。

entity file_io is -- test bench 
end file_io; 
library IEEE; 
use IEEE.std_logic_1164.all; 
use IEEE.std_logic_textio.all; 
use STD.textio.all; 

architecture test of file_io is 
    file file_VECTORS1 : text; 
    file file_VECTORS2 : text; 
    file file_RESULTS1 : text; 
    file file_RESULTS2 : text; 
    file file_RESULTS3 : text; 
    --signal dataread1 : integer; 
    --signal dataread2 : integer; 
    signal d1,d2 : integer; 
    --signal aa : integer; 
begin 
    read_file: 
    process  
    variable v_ILINE1 : line; 
    variable aa    : line; 
    variable v_ILINE2  : line; 
    variable dataread1 : integer; 
    variable dataread2 : integer; 

    begin 
    file_open(file_VECTORS1, "a.txt", read_mode); 
    file_open(file_RESULTS1, "b.txt", write_mode); 
    file_open(file_VECTORS2, "c.txt", read_mode); 
    file_open(file_RESULTS2, "d.txt", write_mode); 
    file_open(file_RESULTS3, "e.txt", write_mode); 

    while not endfile(file_VECTORS1) loop 
     readline(file_VECTORS1, v_ILINE1); 
     readline(file_VECTORS2, v_ILINE2); 
     --------------------------------------------------------------------- 
     read(v_ILINE1, dataread1); 
     read(v_ILINE2, dataread2); 
     d1 <= dataread1; 
     d2 <= dataread2; 
     aa <= (d1 * d2); 
    writeline(file_RESULTS3, aa); 
    ---------------------------------------------------------------------- 
     wait for 60 ns; 
     writeline(file_RESULTS1, v_ILINE1); 
     writeline(file_RESULTS2, v_ILINE2); 
    end loop; 
    ------------------------------------------------------------------------- 
    --read(file_RESULTS1, dataread1); 
    --read(file_RESULTS2, dataread2); 
    -- d1 <= dataread1; 
    --d2 <= dataread2; 
    --aa <= (d1 - d2); 
    --writeline(file_RESULTS3, aa); 
    ------------------------------------------------------------------------- 
    file_close(file_VECTORS1); 
    file_close(file_RESULTS1); 
    file_close(file_VECTORS2); 
    file_close(file_RESULTS2); 
    wait; 
    end process; 
end architecture; 

Answer 1

两个关键点：

• 信号没有得到更新，直到一个进程暂停
• 的读过程是破坏性的

记住，信号不更新，直到进程暂停，所以这些应该是变量。信号用于在进程之间进行通信，而不是用作进程内的存储器。

variable dataread1 : real; 
    variable dataread2 : real; 

这些和其他变量还需要的是真正的不整数 - 你是说，你想乘浮点数。

的读过程是破坏性的，所以这些变量的时候空的，你来给他们写出来：

variable v_ILINE1 : line; 
variable v_ILINE2  : line; 

有一个或两个其他错误，我猜是被这两个隐藏以上更重要的点。下面是一些代码，你想到的是做：

entity file_io is -- test bench 
end file_io; 
library IEEE; 
use IEEE.std_logic_1164.all; 
use IEEE.std_logic_textio.all; 
use STD.textio.all; 

architecture test of file_io is 
    file file_VECTORS1 : text; 
    file file_VECTORS2 : text; 
    file file_RESULTS1 : text; 
    file file_RESULTS2 : text; 
    file file_RESULTS3 : text; 
    --signal dataread1 : integer; 
    --signal dataread2 : integer; 
    --signal aa : integer; 
begin 
    read_file: 
    process  
    variable v_ILINE1 : line; 
    variable aa    : real; 
    variable v_ILINE2  : line; 
    variable v_ILINE3  : line; 
    variable dataread1 : real; 
    variable dataread2 : real; 
    variable d1,d2 : real; 

    begin 
    file_open(file_VECTORS1, "a.txt", read_mode); 
    file_open(file_RESULTS1, "b.txt", write_mode); 
    file_open(file_VECTORS2, "c.txt", read_mode); 
    file_open(file_RESULTS2, "d.txt", write_mode); 
    file_open(file_RESULTS3, "e.txt", write_mode); 

    while not endfile(file_VECTORS1) loop 
     readline(file_VECTORS1, v_ILINE1); 
     readline(file_VECTORS2, v_ILINE2); 
     --------------------------------------------------------------------- 
     read(v_ILINE1, dataread1); 
     read(v_ILINE2, dataread2); 
     d1 := dataread1; 
     d2 := dataread2; 
     aa := (d1 * d2); 
    write(v_ILINE3, aa); 
    writeline(file_RESULTS3, v_ILINE3); 
    ---------------------------------------------------------------------- 
     wait for 60 ns; 
     write(v_ILINE1,dataread1); 
     write(v_ILINE2,dataread2); 
     writeline(file_RESULTS1, v_ILINE1); 
     writeline(file_RESULTS2, v_ILINE2); 
    end loop; 
    ------------------------------------------------------------------------- 
    --read(file_RESULTS1, dataread1); 
    --read(file_RESULTS2, dataread2); 
    -- d1 <= dataread1; 
    --d2 <= dataread2; 
    --aa <= (d1 - d2); 
    --writeline(file_RESULTS3, aa); 
    ------------------------------------------------------------------------- 
    file_close(file_VECTORS1); 
    file_close(file_RESULTS1); 
    file_close(file_VECTORS2); 
    file_close(file_RESULTS2); 
    wait; 
    end process; 
end architecture; 

http://www.edaplayground.com/x/7qz