computer-architecture

0热度

3回答

这是一个考试问题，这将是非常善良，如果你能向我解释，我的问题是：微指令被设计指定：一）无或一个种三个微操作中的一个，和 b）中没有或高达另一种6个微运算位的微指令的最小数目为： 1）9 2）8 3）5 4）没有这些

4热度

1回答

PCIe 3.0 x16和QPI 1.1（20通道）具有相同的有效带宽（16 GB/s）。所以，我想了解两者之间的差异。在延迟和消息速率（每秒数据包数或TLP数）方面，两者有什么区别？对于延迟，我的球场数量为QPI为20 ns，PCIe 3.0为200 ns。这些估计是好的吗？如果是的话，为什么PCIe的延迟要高得多 - 是由于导线长度的原因？除了QPI提供缓存监听的事实之外，这两者之间是否存

0热度

1回答

顺序分割需要多少个时钟？

这里有一个问题：，并根据解决方案的关键，正确的答案是e。我知道，当我们用n位数除2n位数以产生n位商和n位余数时，我们需要(n+1)×2个时钟。为什么我们需要20个时钟，20位寄存器和20位ALU到正确执行这个顺序划分的？正确可能意味着：没有溢出。

2热度

1回答

与机器和忆阻器的数据区域相关性？

初步评论：我不知道这是否是这个问题的最佳堆栈交换网站。如果不是，我表示歉意，应该将其移至正确的网站。近日，惠普曾谈及基于忆阻器和光通信称为The Machine的研究项目。目标不是讨论这个项目是否会在4年，10年或20年内成为现实。目标是讨论这样的计算机可能暗示什么是计算密集型软件的设计。今天，我们正在瞄准超级计算机。在这种情况下，它被oftenly认为代码优化应着重于：混合并行（MPI +

1热度

1回答

单周期MIPS计时问题

我读过“计算机组织与设计”一书，第4章介绍了一个单周期MIPS计算机。然而，我有几个双打关于它。如果设计中的数据存储器和指令存储器是SRAM，那么如何在一个标志时钟周期内完成任何指令。以加载指令为例，我认为单周期MIPS设计仍然需要经历以下几个阶段。只有ID和EXE阶段被合并。 | 1 | 2 | 3 | 4 | | WB | | | | | | IF | | | | |

1热度

1回答

算法分析为三元计算机vs其他基于二元，基于第四类为基础

当我分析算法时，我突然问自己这个问题，如果我们有三元计算机的时间复杂性会更便宜？或者有没有我们可以构建计算机的基础，以便时间复杂性分析无关紧要？我在互联网上找不到太多东西，但基于三元的计算机在给定相同资源的情况下可以更快地处理它。我将不胜感激任何想法在这个质疑

0热度

2回答

CMake生成一个针对较新设备的MSVC CUDA项目

我的电脑有一个GTX 580（计算能力2.0）。我想编译一个使用动态并行性的CUDA源代码，这是计算能力3.5中引入的一项功能。我知道我将无法在我的GPU上运行该程序，但是，应该可以在我的机器上编译此代码。我假设这是因为我可以毫无问题地编译使用3.5功能的CUDA示例。这些示例带有“手动生成”的Visual Studio项目（我猜）。我相信我的问题是CMake。我使用CMake生成一个Vis

0热度

1回答

L1/L2/LLC/DRAM中的并行查找？

这是一个奇怪的问题，但也许有人在这里知道：提到英特尔/ AMD最新的处理器，是否CPU同时查找缓存和DRAM？这可能是一种节省周期的好方法（但功耗可能更大）。任何答案（最好带有参考）将有所帮助。谢谢！

1热度

1回答

汇编指令中的寻址模式

我有关于汇编中寻址模式的一些基本问题。我给出的下列指令： mov 3[R2+], 0x100 ，其中第一操作数，在索引寻址模式给出的，是目标和第二个，在存储器中直接模式给出的，是源。这个问题问一个重写只有在处置以下寻址模式指令： rx寄存器直接 [rx]寄存器间接 #立即寻址我可以使用说明add,sub和mov。我已经有解决方案，但不明白一些步骤。这些都说明： add r2, #3

-1热度

1回答

在缓存中写入一个块，它的脏位已设置

在计算机体系结构中，如果处理器要读取缓存中已设置脏位的块，则处理器将重新将此块写入内存，或者只读取块没有写分配？