cpu-architecture

0热度

1回答

假设为一个浮点数以下表示： 1符号位 4位指数 4位有效位数偏置的7为指数（IEEE中有没有隐含1时）鉴于这一信息，我如何才能找到最大和最小的正FLOA这个系统可以支持的点号（二进制）？我想要解决方案，但我对该方法感兴趣。我如何使用这些信息来获得我的结果？

0热度

1回答

怎样才能使四路组相关缓存映射接近直接映射的命中时间？

它在缓存设计中众所周知的是直接映射具有最小命中时间，而4路集合关联映射具有比其直接映射副本更高的命中率。如何使4路集合相关映射接近直接映射的命中时间？（在这里，必须提供有关额外硬件的足够信息）

0热度

1回答

缓存读取系统存储器VS CPU读取系统存储器

在运行Android/Linux的一个臂的SoC，我观察到以下：分配的存储区域作为未缓存设备DMA输入。 DMA完成后，此存储区的内容被复制到另一个系统存储区。为设备DMA输入分配一个内存区域为缓存。 DMA完成后，存储器范围无效，然后将该存储区的内容复制到另一个系统存储区。分配的内存区大小约为2MB，大于缓存大小（L2缓存大小为256KB）。方法2是X10大于方法快1 即：方法2的存储器

0热度

1回答

虚拟内存中页面大小的关键点

所以我刚才读到虚拟地址被分成1页和2页偏移量。我也读过页码指示你能够找到正确的页面和偏移量来获得你想获得物理内存的正确的“字节”。因此，例如在4KB大小的页面，我们有12bits保留作为偏移自2^12 = 4096，这是4KB。我明白了。但我不明白使用页面的原因。我的意思是，使用4KB大小的页面或8KB大小的页面，为什么我们不能使用1byte大页面？我想这可能会使所有的字节逐字节读写，你

0热度

1回答

在添加二级缓存时计算内存停顿

我试图在添加二级缓存时计算每条指令的内存停滞周期。我有以下给出的值： Direct Mapped cache with 128 blocks 16 KB cache 2ns Cache access time 1Ghz Clock Rate 1 CPI 80 clock cycles Miss Penalty 5% Miss rate 1.8 Memory Accesses per

1热度

1回答

现代处理器中有多个时钟域通用？

我正在阅读Euiseong Seo等人的“Energy Efficient Scheduling of Real-Time Tasks on Multicore Processors”（2008，doi：10.1109/TPDS.2008.104,PDF）。在某个时刻，他们指出具有单个时钟域的多核架构是最常见的。这仍然是这样吗？

5热度

1回答

为什么没有处理器有不对称寄存器？

我遇到的所有CPU架构都有对称寄存器 - 即您读取的值是您写入的值。对于寄存器限制的16位指令，是否存在具有不对称寄存器的情况？例如寄存器0-6对函数调用是“本地”的。写入该函数调用的值是将要读取的值。每个函数调用级别都有自己的寄存器硬件，所以本地寄存器被隐式保存。寄存器7-9是“全局”的，也许是SMP CPU上的“线程本地”。写入“调用”寄存器10-13的值不影响在此函数调用上下文中从

1热度

1回答

CPU读取与写入指令的统计（包括程序读取）

我期待找到内存读取和写入CPU指令（包括读取指令来获取程序）之间的百分比，但我找不到任何这样的统计信息。可能的数量可能是1个指令读取，1个数据读取，1个数据写入。所以读取与写入相比可能是2/1。但它应该更高，我想（有点像3/1）。有关于此的任何信息？

1热度

1回答

“nop dword ptr [rax + rax]”x64汇编指令是做什么的？

我想了解由编译器完成的x64程序集优化。我编译了一个小的C++项目，编号为Release，在Windows 8.1上使用Visual Studio 2008 SP1 IDE编译。而行的一个包含下面的汇编代码： B8 31 00 00 00 mov eax,31h 0F 1F 44 00 00 nop dword ptr [rax+rax] 这里是截图：据我所知nop本身是do

0热度

1回答

Little Man计算机：if（value == 0）{some_statements;

我个人试图学习这个小男人的电脑。我发现一个问题：写的LMC（小矮人计算机）程序来完成以下任务。 if（value == 0）{ some_statements; } next_statement; 我现在的答案： 00 901 IN (value) 01 399 STORE 02 808 TEST 03 901 IN (value) 04 808 TES